CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - 抢答器 vhdl

搜索资源列表

  1. 基于vhdl的四路智能抢答器

    3下载:
  2. 基于vhdl语言的四路只能抢答器源代码程序
  3. 所属分类:VHDL编程

    • 发布日期:2011-06-04
    • 文件大小:5494
    • 提供者:jiqimao
  1. qiangdaqi.rar

    0下载:
  2. 四人抢答器设计,具有超前抢答显示报警,20秒倒计时超时抢答报警及加分、减分等功能,Answer four design, with advance Answer show alarm, countdown to 20 seconds of overtime Answer alarm and extra points, reducing the classification function
  3. 所属分类:SCM

    • 发布日期:2017-04-04
    • 文件大小:1910
    • 提供者:小草
  1. vhdlCompetition.rar

    1下载:
  2. 用VHDL设计四人抢答器,vhdl学习的基础,很好用,vhdl competition
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-09-19
    • 文件大小:386981
    • 提供者:吴小平
  1. zhiliqiangdaqi

    0下载:
  2. 可以供四组人员进行操作的智力抢答器,当一次抢答完成后可以复位继续进行抢答,当抢答成功时会显示号码并响铃-Be available for four groups of personnel to operate the intellectual Answer, and when after the completion of an Answer to Reset Answer to continue, when the Answer success will show number and rin
  3. 所属分类:assembly language

    • 发布日期:2017-04-01
    • 文件大小:2764
    • 提供者:yaminsh11
  1. qingdaqi

    0下载:
  2. 四路抢答器,超时报警,提前抢答报警,计分等-Answer four, and overtime alarm, warning in advance Answer, including classification
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:3707
    • 提供者:Lee
  1. qiangda

    0下载:
  2. l、设计用于竞赛的四人抢答器,功能如下: (1) 有多路抢答器,台数为四; (2) 具有抢答开始后20秒倒计时,20秒倒计时后无人抢答显示超时,并报警; (3) 能显示超前抢答台号并显示犯规警报; (4) 能显示各路得分,并具有加、减分功能; 2、系统复位后进入抢答状态,当有一路抢答键按下时,该路抢答信号将其余各路抢答封锁,同时铃声响,直至该路按键松开,显示牌显示该路抢答台号。 3、用VHDL语言设计符合上述功能要求的四人抢答器,并用层次设计方法设计该电路 -l, d
  3. 所属分类:software engineering

    • 发布日期:2017-04-01
    • 文件大小:305207
    • 提供者:hugh
  1. environment

    1下载:
  2. VHDL开发环境,四人抢答器,实现了四个人能同时抢答的功能。-VHDL development environment Answer four, and the realization of the four functions at the same time Answer.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:827804
    • 提供者:王蕊
  1. addDisplay

    0下载:
  2. 四人抢答器,用quartus编译过的,vhdl语言,说明详细,欢迎各位下载,-add display led
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:330954
    • 提供者:吴小平
  1. a

    0下载:
  2. 8路抢答器 vhdl 实验以及报告-Answer 8 experimental device as well as the report vhdl
  3. 所属分类:software engineering

    • 发布日期:2017-04-16
    • 文件大小:258590
    • 提供者:fufeifei
  1. design_and_analysis_of_the_Intelligence_Responder.

    0下载:
  2. 智力抢答器设计与vhdl代码实现 系统仿真/硬件验证 -design_and_analysis_of_the_Intelligence
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:508234
    • 提供者:钱阔
  1. qiangdaqi

    0下载:
  2. 四人抢答器,已通过编译,仿真,包括抢答识别、计分、计时、数字显示等功能。-Four Responder, has passed the compilation, simulation, including the answer in his identification, scoring, timing and digital display.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:2318
    • 提供者:majianhui
  1. qdq

    0下载:
  2. (1)用于竞赛强大的四人抢答器 (2)抢答开始后20秒倒计,倒计结束后无人抢答显示超时 (3)能显示抢答台号 (4)系统复位后进入抢答状态,能显示犯规警报-(1) is used to contest a powerful four Responder (2) to answer in 20 seconds after the start of countdown, countdown display time-out after no one to answer in (3) ca
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-22
    • 文件大小:702854
    • 提供者:
  1. vhdl

    0下载:
  2. 抢答器的vhdl设计 设计任务: (1)设计一个可容纳4组参赛的数字式抢答器,每组设一个按钮,供抢答使用。 (2)抢答器具有第一信号鉴别和锁存功能,使除第一抢答者外的按钮不起作用。 (3)设置一个主持人“复位”按钮。 (4)主持人复位后,开始抢答,第一信号鉴别锁存电路得到信号后,由指示灯显示抢答组的编号,同时扬声器发出2~3秒的音响。 扩展功能: (5)设置一个计分电路,每组开始预制100分,由主持人计分,答对一次加10分,答错一次减10分。 计要求: (1
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:1335
    • 提供者:冷与
  1. qiangdq

    0下载:
  2. 用vhdl编写的抢答器程序,用FPGA来实现仿真、应用。适合于初学者-Responder using vhdl written procedures to implement using FPGA simulation applications. Is suitable for beginners
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:403759
    • 提供者:萤火虫
  1. qiangda

    1下载:
  2. EDA课程设计智力抢答器 四路抢答器的设计以及程序和视屏 软件运行环境是:Quartus 9.1-EDA curriculum design intelligence Responder four answering device design and process and Screen software operating environment is:Quartus 9.1
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-26
    • 文件大小:9161812
    • 提供者:shaozhen
  1. qiangdaqi

    0下载:
  2. 抢答器,用vhdl语言编程,在fpga平台上实现。-Responder, with the vhdl language programming, in fpga platform to achieve.
  3. 所属分类:Other systems

    • 发布日期:2017-04-16
    • 文件大小:35408
    • 提供者:小哇
  1. vhdl

    0下载:
  2. 这是基于VHDL设计的抢答器 通过抢答者的指示灯显示、数码显示和警示显示等手段指示出第一抢答者-This is based on VHDL design Responder Responder' s light show through a digital display and warning display means of the First Responder who directed
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:7273
    • 提供者:郭东山
  1. qdq

    0下载:
  2. l、设计用于竞赛的四人抢答器,功能如下: (1) 有多路抢答器,台数为四; (2) 具有抢答开始后20秒倒计时,20秒倒计时后无人抢答显示超时,并报警; (3) 能显示超前抢答台号并显示犯规警报; (4) 能显示各路得分,并具有加、减分功能; 2、系统复位后进入抢答状态,当有一路抢答键按下 [qingdaqi.rar] - 四路抢答器,超时报警,提前抢答报警,计分等 -l, designed for race four Responder, functions as follows:
  3. 所属分类:Other systems

    • 发布日期:2017-03-31
    • 文件大小:1688
    • 提供者:杰克
  1. VHDLqiangdaqi

    1下载:
  2. VHDL四路抢答器该任务分成七个模块进行设计,分别为:抢答器鉴别模块、抢答器计时模块、抢答器记分模块、分频模块、译码模块、数选模块、报警模块,最后是撰写顶层文件。-VHDL four Responder divided into seven modules of the design task, namely: Responder identification module, timing module Responder, Responder scoring module, frequency
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:7240
    • 提供者:oyang
  1. qiangdaqi

    0下载:
  2. 多路抢答器 VHDL语言设计 抢答器是各类竞赛常用的仪器设备之一,它能快速、准确地判决并显示出第一抢答者。本文作者采用MAXPLUSII 软件和MAX7000S芯片,提出了一种四路抢答器的设计方案。该方案具有判断准确、硬件电路简单、容易实现等优点。 关键字:抢答器 竞争 RS触发器 EDA -Multiple Responder Responder VHDL language design competition of various kinds of equipment used, i
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:80608
    • 提供者:王天宇
« 12 3 4 5 6 »
搜珍网 www.dssz.com